

PAT-NO: JP403143644A
DOCUMENT-IDENTIFIER: JP 03143644 A
TITLE: ELECTROSTATIC RECORDING HEAD

PUBN-DATE: June 19, 1991

INVENTOR-INFORMATION:

NAME COUNTRY
ANDO, MASATO

ASSIGNEE-INFORMATION:

NAME COUNTRY
SONY CORP N/A

APPL-NO: JP01283306
APPL-DATE: October 31, 1989

INT-CL (IPC): B41J002/395 . G03G015/00

ABSTRACT:

PURPOSE: To achieve both improvement of relative positional precision of a stylus electrode and a control electrode and improvement of image quality by a method wherein an electrode pattern and a wiring pattern are formed by laminating in multiple layers, and the electrode pattern is connected to the wiring patterns between respective layers via a through hole.

CONSTITUTION: A head part 1 is composed of laminated five layers of an electrode pattern 3 and wiring patterns 6-9 wherein substrates 2a, 2b, 2c consisting of four sheets of glass epoxy resin or the like are sandwiched respectively among them. Further, the wiring pattern 9 is formed on the rear surface of the fourth substrate 2d. An electrostatic recording head A is composed of laminated four substrate 2a...2d and besides, the electrode pattern 3 consisting of a stylus electrode S and a control electrode C is formed at the first layer on the first substrate 2a. The wiring pattern 9 consisting of a terminal part of the stylus electrode S and a terminal part of the control electrode C are formed at the fifth layer the rear surface of the fourth substrate 2d and further, the wiring patterns 6, 7, 8 electrically connecting the electrode pattern 3 to the terminal parts are formed by lamination on the second layer the third layer, and the fourth layer respectively among four substrates 2a... 2d.

COPYRIGHT: (C)1991,JPO&Japio

⑫ 公開特許公報(A) 平3-143644

⑤ Int. Cl.³

識別記号

庁内整理番号

⑬ 公開 平成3年(1991)6月19日

B 41 J 2/395
G 03 G 15/00

1 1 6

6867-2H
7612-2C

B 41 J 3/18 1 0 2 B

審査請求 未請求 請求項の数 1 (全13頁)

⑭ 発明の名称 静電記録ヘッド

⑯ 特 願 平1-283306

⑰ 出 願 平1(1989)10月31日

⑱ 発 明 者 安 藤 真 人 東京都品川区北品川6丁目7番35号 ソニー株式会社内
 ⑲ 出 願 人 ソ ニ ー 株 式 会 社 東京都品川区北品川6丁目7番35号
 ⑳ 代 理 人 弁 理 士 松 隈 秀 盛

明 細 書

発明の名称 静電記録ヘッド

特許請求の範囲

複数のスタイラス電極と複数の制御電極よりなる電極パターンと、該電極パターンと外部端子とを電気的に接続する配線パターンとを多層に重ねて立体的に形成し、上記電極パターン及び各層間の配線パターンをスルーホールを介して接続してなる静電記録ヘッド。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、記録情報に応じた電圧が印加されるスタイラス電極と、該スタイラス電極からの放電を制御する制御電極とを有する静電記録ヘッドに関する。

〔発明の概要〕

本発明は、静電記録ヘッドにおいて、複数のスタイラス電極と複数の制御電極よりなる電極パターンと、該電極パターンと外部端子とを電気的に

接続する配線パターンとを多層に重ねて立体的に形成すると共に、上記電極パターン及び各層間の配線パターンをスルーホールを介して接続して構成することにより、静電記録ヘッドの薄型・軽量化並びに高生産性・低コスト化を図れるようにすると共に、スタイラス電極と制御電極の相対的位置精度を向上させて、記録媒体に転写される画質の向上を図れるようにしたものである。

〔従来の技術〕

従来の静電記録ヘッドとしては、例えば第19図に示すように、絶縁コートした多数本のワイヤを所定ピッチ（例えば8ライン/■）で一列に並べて形成したスタイラス電極(51)と、これを挟むように両側に配置したスタイラス電極(51)よりかなり広い面積（例えば4■角）を有する金属片からなる制御電極(52)を記録媒体（図示せず）に接する電極面として形成し、これら両電極(51)及び(52)の周囲をエポキシ樹脂等の絶縁体(53)で固めた所謂同一面制御型静電記録ヘッド(54)が知られ

ている。

この静電記録ヘッド(54)の製造方法は、例えばドラム上にスタイラス電極(51)の配列ピッチに対応した溝を螺旋状に形成し、この溝を案内として絶縁コートされたワイヤを巻いたのち、この上から絶縁材を塗布して固着させ、その後、ドラムから固化したワイヤを剥離したのち、所定サイズに切断して所謂スタイラス電極ユニットを形成し、該ユニットを制御電極(52)と共にエポキシ樹脂で固め、更にこれをカッティングして形成するようにしている。

〔発明が解決しようとする課題〕

しかしながら、従来の静電記録ヘッドにおいては、その製造を手作業で行なっている(製造工程上、手作業で行なうほかない)ため、生産性が悪く、コスト高となっている。また、スタイラス電極(51)ユニットと制御電極(52)とを別々に作成したのち、両者をエポキシ樹脂で一体成形するため、スタイラス電極(51)と制御電極(52)の相対的位置

〔作用〕

上述の本発明の構成によれば、例えば通常のガラスエポキシ樹脂性多層基板の製造工程を用いて作成することができるため、静電記録ヘッド(A)の薄型・軽量化並びに高生産性・低コスト化を図ることができる。

また、スタイラス電極(S)と制御電極(C)を電極パターン(3)として同一基板(2a)上に形成できるため、スタイラス電極(S)と制御電極(C)の相対的位置精度が向上し、記録媒体(21)への書込み後、可視像に転写した際の画質を向上させることができる。

〔実施例〕

以下、第1図～第18図を参照しながら本発明の実施例を説明する。

第1図は、本実施例に係る静電記録ヘッドの構成を示す外観斜視図、第2図はその断面図である。これらの図において、(1)は例えばガラスエポキシ樹脂等からなる多層基板(2)の上面にスタイラス電

極(51)と制御電極(52)とを別々に作成したのち、両者をエポキシ樹脂で一体成形するため、スタイラス電極(51)と制御電極(52)の相対的位置精度が悪くなり、記録媒体への書込み後、可視像に転写した際の画質に影響を及ぼすという不都合があった。

本発明は、このような点に鑑み成されたもので、その目的とするところは、薄型・軽量化並びに高生産性・低コスト化が図れると共に、スタイラス電極と制御電極の相対的位置精度の向上が図れ、記録媒体に転写される画質の向上をも図ることができる静電記録ヘッドを提供することにある。

〔課題を解決するための手段〕

本発明の静電記録ヘッド(A)は、複数のスタイラス電極(S)と複数の制御電極(C)よりなる電極パターン(3)と、該電極パターン(3)と外部端子(15)及び(17)とを電気的に接続する配線パターン(6)……(9)とを多層に重ねて立体的に形成すると共に、電極パターン(3)及び各層間の配線パターン(6)……(9)をスルーホールを介して接続して構成する。

極(S)と制御電極(C)からなる電極パターン(3)が形成されたヘッド部である。このヘッド部(1)は、少なくとも該ヘッド部(1)の長手方向に沿って所定間隔を置いて配置され、上面が湾曲面となされた横棧(4)と、ヘッド部(1)の周囲及び横棧(4)を囲う枠体(5)によって湾曲されたかたちで支持される。各横棧(4)と枠体(5)はネジ止めされて互いが固定される。尚、各横棧(4)間を図示しない支持棒で補強するを可とする。

ヘッド部(1)の概略構成は、第3図に示すように、電極パターン(3)及び配線パターン(6)～(9)が4枚の例えばガラスエポキシ樹脂等からなる基板(2a)、(2b)、(2c)、(2d)を夫々間に挟んで5層に積層されてなる。尚、配線パターン(9)は第4の基板(2d)裏面に形成されている。

次に、ヘッド部(1)の詳細構成を第4図～第15図に基いて説明する。

まず、第1層目(最上層)の電極パターン(3)は、第4図及び第5図に示すように、第1の基板(2a)の一主面上にCu製のスタイラス電極(S)を多数

個千島配列に形成すると共に、これらスタイラス電極群 $(S_1), (S_2) \cdots (S_{2n-1}), (S_{2n})$ の両側に夫々一方方向に沿って複数のCu製の制御電極 $(C_1), (C_2) \cdots (C_{2n-1}), (C_{2n})$ を形成してなる。スタイラス電極群 $(S_1), (S_2) \cdots (S_{2n-1}), (S_{2n})$ は例えば第4図上、右半分の列が例えば奇数ドット、左側の列が例えば偶数ドットとなされている。また図面上右半分に存する奇数ドットのスタイラス電極群 $(S_1), (S_2) \cdots (S_{2n-1})$ と制御電極 $(C_1), (C_2) \cdots (C_{2n-1})$ 間及び図面上左半分に存するスタイラス電極群 $(S_2), (S_4) \cdots (S_{2n})$ と制御電極 $(C_2), (C_4) \cdots (C_{2n})$ 間には、夫々スルーホール $(ha_1), (ha_2) \cdots (ha_{2n-1})$ 及び $(ha_2), (ha_4) \cdots (ha_{2n})$ が夫々千島配列に形成されている。即ち、右半分の各スルーホール $(ha_1), (ha_2) \cdots (ha_{2n-1})$ は、右半分の各スタイラス電極 $(S_1), (S_2) \cdots (S_{2n-1})$ に対応して夫々その横方向近傍に夫々千島配列に形成され、左半分のスルーホール $(ha_2), (ha_4) \cdots (ha_{2n})$ は、左半分の各スタイラス電極 $(S_2), (S_4) \cdots (S_{2n})$ に対応して夫々その横方向近傍に夫々

千島配列に形成される。そして、各スタイラス電極 $(S_1), (S_2) \cdots (S_{2n-1}), (S_{2n})$ とそれに対応するスルーホール $(ha_1), (ha_2) \cdots (ha_{2n-1}), (ha_{2n})$ 間に夫々配線層 $(la_1), (la_2) \cdots (la_{2n-1}), (la_{2n})$ が形成される。各配線層 $(la_1), (la_2) \cdots (la_{2n-1}), (la_{2n})$ は、各スルーホール $(ha_1), (ha_2) \cdots (ha_{2n-1}), (ha_{2n})$ を貫通して後述する第2層目の配線パターン(6) (第3図参照)に接続される(尚、一般にスルーホール内には、めっき層が形成され、狭義的には、基板上的配線層とスルーホール内のめっき層は別々に形成されることとなるが、説明の便宜上、基板上的配線層とスルーホール内のめっき層を含めて配線層として記す)。また、各制御電極 $(C_1), (C_2) \cdots (C_{2n-1}), (C_{2n})$ のスタイラス電極 $(S_1), (S_2) \cdots (S_{2n-1}), (S_{2n})$ 側と反対側の横方向近傍に各制御電極 $(C_1), (C_2) \cdots (C_{2n-1}), (C_{2n})$ に対応して複数のスルーホール $(hb_1), (hb_2) \cdots (hb_{2n-1}), (hb_{2n})$ が形成されると共に、各制御電極 $(C_1), (C_2) \cdots (C_{2n-1}), (C_{2n})$ とそれに対応するスルーホール $(hb_1), (hb_2) \cdots (hb_{2n-1}),$

(hb_{2n}) 間に夫々配線層 $(lb_1), (lb_2) \cdots (lb_{2n-1}), (lb_{2n})$ が形成される。各配線層 $(lb_1), (lb_2) \cdots (lb_{2n-1}), (lb_{2n})$ は、上記スルーホール $(hb_1), (hb_2) \cdots (hb_{2n-1}), (hb_{2n})$ と後述する第2層目のスルーホール $(hd_1), (hd_2) \cdots (hd_{2n-1}), (hd_{2n})$ 及び第3層目のスルーホール $(hf_1), (hf_2) \cdots (hf_{2n-1}), (hf_{2n})$ を夫々貫通して第4層目の配線パターン(8) (第3図参照)に電気的に接続される。更に、本例では、スタイラス電極(S)及び制御電極(C)の耐摩耗性を向上させるために、スタイラス電極(S)及び制御電極(C)の各上面にニッケル(Ni)めっき(10)を施してなる。尚、第1の基板(2a)上の各電極(S)及び(C)以外の部分には、フォトリソグ(感光性樹脂)(11)が形成されて絶縁されている。

次に、第2層目の配線パターン(6)は、第6図及び第7図に示すように、第1層目のスルーホール $(ha_1), (ha_2) \cdots (ha_{2n-1}), (ha_{2n})$ に対応する箇所に導電性の受部(12)を夫々形成して上記スルーホール $(ha_1), (ha_2) \cdots (ha_{2n-1}), (ha_{2n})$ を貫通

した配線層 $(la_1), (la_2) \cdots (la_{2n-1}), (la_{2n})$ を各受部(12)に電気的に接続すると共に、これら受部(12)に対応して複数のスルーホール(hc)を形成して、各受部(12)と各スルーホール(hc)間に配線層(lc)を形成してなる。スルーホール(hc)の配列パターンは、図示する如く、受部(12)をいくつかのグループに分け、グループ単位に同一パターンとなるようになされる。即ち、図示の例では右半分だけをみた場合、夫々8つの受部 $(12r_1), (12r_2) \cdots (12r_8)$ を1グループとして、右半分全体で例えばk個のグループ $(RG_1), (RG_2) \cdots (RG_k)$ を作り、各グループ $(RG_1), (RG_2) \cdots (RG_k)$ 内において、8つのスルーホール $(hcr_1), (hcr_2) \cdots (hcr_8)$ の配置を夫々異にしてパターン化する。即ち、1番目のスルーホール(hcr₁)から8番目のスルーホール(hcr₈)にかけて中心線(一点鎖線で示す)からの距離を順次長くして1つのパターンを形成する。そして、このパターン形成を各グループ $(RG_1), (RG_2) \cdots (RG_k)$ において同様^に行なう。このようにパターン化することによって、各グループ $(RG_1),$

(RG₁)…(RG₈)における1番目…8番目の各受部(12r₁)…(12r₈)に対応する各スルーホール(hcr₁)…(hcr₈)が夫々列方向に沿って揃うこととなる。これは左半分についても同様で、各グループ(LG₁), (LG₂)…(LG₈)における各受部(12l₁)…(12l₈)に対応する各スルーホール(hcl₁)…(hcl₈)が夫々列方向に沿って揃う。そして、各受部(12)から対応するスルーホール(hc)に向かって形成された配線層(lc)〔(lcr₁), (lcr₂)…(lcr₈)並びに(lcl₁), (lcl₂)…(lcl₈)〕がスルーホール(hc)を貫通して後述する第3層目の配線パターン(7)(第3図参照)に接続される。尚、(hd₁), (hd₂)…(hd_{2n-1}), (hd_{2n})は、第1層目の制御電極(C₁), (C₂)…(C_{2n-1}), (C_{2n})から導出した配線層(lb₁), (lb₂)…(lb_{2n-1}), (lb_{2n})が夫々貫通するスルーホールである。

次に、第3層目の配線パターン(7)は、第8図、第9図及び第10図に示すように、第2層目のスルーホール(hc)に対応する箇所に導電性の受部(13)を夫々形成して上記スルーホール(hc)を貫通した

配線層(ld)を各受部(13)に電気的に接続すると共に、列方向に並ぶ各受部(13)を配線層(ld)で接続し、更に配線層(ld)を、第3の基板(2c)の一端面(14)近傍に形成したスルーホール(he)まで導出してなる。即ち、右半分だけみると、第6図の第2層目の配線パターン(6)において、スルーホール(hc)の配列がグループ単位にパターン化されていることから、この受部(13)もスルーホール(hc)の配列パターンに則してグループ単位にパターン化されて形成される。従って、第2層目のスルーホール(hc)の配列と同様に、この第3層目の配線パターン(7)において例えば右半分の各グループ(RG₁), (RG₂)…(RG₈)における1番目…8番目の受部(13r₁)…(13r₈)も夫々列方向に沿って揃うことになる。そして、各グループ(RG₁), (RG₂)…(RG₈)における1番目同士の受部(13r₁), 2番目同士の受部(13r₂)…8番目同士の受部(13r₈)を列方向に延出形成した8本の配線層(ldr₁), (ldr₂)…(ldr₈)で夫々接続すると共に、各配線層(ldr₁), (ldr₂)…(ldr₈)を第3の基板(2c)の一

端面(14)近傍に形成した8つのスルーホール(her₁), (her₂)…(her₈)まで夫々導出させる。各配線層(ldr₁), (ldr₂)…(ldr₈)は、夫々対応するスルーホール(her₁), (her₂)…(her₈)を貫通すると共に、第4の基板(2d)に設けたスルーホール(hhr₁), (hhr₂)…(hhr₈)も貫通して第4の基板(2d)の裏面に形成した第5層目の端子部(15r₁), (15r₂)…(15r₈)に接続される。これは、左半分についても同様であり、各グループ(LG₁)…(LG₈)における1番目同士、2番目同士…8番目同士の各受部(13l₁), (13l₂)…(13l₈)が夫々配線層(ldl₁), (ldl₂)…(ldl₈)及びスルーホール(hel₁), (hel₂)…(hel₈)を介して第5層目の端子部(15l₁), (15l₂)…(15l₈)に接続される。尚、(hf₁), (hf₂)…(hf_{2n-1}), (hf_{2n})は、第1層目の制御電極(C₁), (C₂)…(C_{2n-1}), (C_{2n})から導出した配線層(lb₁), (lb₂)…(lb_{2n-1}), (lb_{2n})が夫々貫通するスルーホールである。

次に、第4層目の配線パターン(8)は、第11図、第12図及び第13図に示すように、第4図で示す第

1層目の電極パターン(3)において、例えば右半分に存する制御電極(C₁), (C₂)…(C_{2n-1})のスルーホール(hb₁), (hb₂)…(hb_{2n-1})に対応する箇所に導電性の受部(14₁), (14₂)…(14_{2n-1})を夫々形成して上記スルーホール(hb₁), (hb₂)…(hb_{2n-1})と第2の基板(2b)に設けたスルーホール(hd₁), (hd₂)…(hd_{2n-1})と第3の基板(2c)に設けたスルーホール(hf₁), (hf₂)…(hf_{2n-1})を貫通した配線層(lb₁), (lb₂)…(lb_{2n-1})を各受部(14₁), (14₂)…(14_n)に電気的に接続すると共に、第1層目の電極パターン(3)において、左半分に存する制御電極(C₂), (C₄)…(C_{2n})のスルーホール(hb₂), (hb₄)…(hb_{2n})に対応する箇所にスルーホール(hg₁), (hg₂)…(hg_n)を夫々形成し、更に上記受部(14₁), (14₂)…(14_n)と該スルーホール(hg₁), (hg₂)…(hg_n)間を配線層(le₁), (le₂)…(le_n)で接続して左右両側に存する制御電極〔(C₁), (C₃)…(C_{2n-1})〕及び〔(C₂), (C₄)…(C_{2n})〕を夫々電気的に接続して成る。尚、(hhr₁), (hhr₂)…(hhr₈)及び

$((hh_1), (hh_2) \dots (hh_n))$ は、第3層目の配線パターン(7)における配線層 $((dr_1), (dr_2) \dots (dr_n))$ 及び $((dl_1), (dl_2) \dots (dl_n))$ が夫々貫通するスルーホールである。

次に、第5層目の配線パターン(9)は、第14図及び第15図(第12図及び第13図も参照)に示すように、第4の基板(2d)の裏面に形成される。即ち、図示する如く、第4の基板(2d)に設けた一方のスルーホール $((hhr_1), (hhr_2) \dots (hhr_n))$ 及び $((hh_1), (hh_2) \dots (hh_n))$ と対応する箇所に夫々端子部 $((15r_1), (15r_2) \dots (15r_n))$ 及び $((15l_1), (15l_2) \dots (15l_n))$ がパターンニング形成されて上記スルーホール $((hhr_1), (hhr_2) \dots (hhr_n))$ 及び $((hh_1), (hh_2) \dots (hh_n))$ を貫通した第3層目の配線層 $((dr_1), (dr_2) \dots (dr_n))$ 及び $((dl_1), (dl_2) \dots (dl_n))$ を電気的に接続する。また、第4の基板(2d)に設けた他方のスルーホール $((hg_1), (hg_2) \dots (hg_n))$ を貫通した配線層 $((e_1), (e_2) \dots (e_n))$ と、制御電極(C)の1/2の個数を有し、第4の基板(2d)の

他端面(16)近傍に該他端面(16)に沿って一列に形成された端子部 $((17_1), (17_2) \dots (17_n))$ とをほぼL字状に形成された配線層 $((f_1), (f_2) \dots (f_n))$ で電気的に接続して構成される。

従って、第4図から第15図までを総合的にみると、まず右半分及び左半分のスタイラス電極群 $((S_1), (S_2) \dots (S_{n-1}))$ 及び $((S_2), (S_4) \dots (S_n))$ を第2層目(第6図参照)において8つずつに区分してグループ化すると共に、第3層目(第8図参照)において、右半分及び左半分の各グループ $((RG_1), (RG_2) \dots (RG_n))$ 及び $((LG_1), (LG_2) \dots (LG_n))$ における1番目同士、2番目同士 \dots 8番目同士の各スタイラス電極を夫々8本の配線層 $((dr_1), (dr_2) \dots (dr_n))$ 及び $((dl_1), (dl_2) \dots (dl_n))$ で夫々導通させ、更にスルーホール $((her_1), (her_2) \dots (her_n))$ 及び $((he_1), (he_2) \dots (he_n))$ と第4層目のスルーホール $((hhr_1), (hhr_2) \dots (hhr_n))$ 及び $((hh_1), (hh_2) \dots (hh_n))$ を介して第5層目に形成した端子部 $((15r_1), (15r_2) \dots (15r_n))$

及び $((15l_1), (15l_2) \dots (15l_n))$ に夫々電気的に接続してなる。即ち、端子部 $((15r_1))$ に電位を供給することによって、 $8(n-1)+1$ ドット目($n=1, 2, \dots$)のスタイラス電極(S)群が同時に選択され、端子部 $((15r_2))$ に電位を供給することによって、 $8(n-1)+3$ ドット目のスタイラス電極(S)群が同時に選択され、以下同様に、端子部 $((15r_3), (15r_4), (15r_5), (15r_6), (15r_7))$ 及び $((15r_8))$ によって夫々 $8(n-1)+5, 8(n-1)+7, 8(n-1)+9, 8(n-1)+11, 8(n-1)+13$ 及び $8(n-1)+15$ ドット目のスタイラス電極(S)群が選択されるように構成される。また、左半分のスタイラス電極 $((S_2), (S_4) \dots (S_n))$ についても同様に、各端子部 $((15l_1), (15l_2) \dots (15l_n))$ によって夫々 $8(n-1)+2, 8(n-1)+4, 8(n-1)+6, 8(n-1)+8, 8(n-1)+10, 8(n-1)+12, 8(n-1)+14$ 及び $8(n-1)+16$ ドット目のスタイラス電極(S)群が選択されるように構成される。更に一般的に述べれば、各グループ $((RG_1), (RG_2) \dots (RG_n))$ 及び $((LG_1), (LG_2) \dots (LG_n))$ 内のスタイラス電極(S)の個数を i 個と定義すれば、

第2層目の受部(12)及びスルーホール(hc)並びに第3層目の受部(13)における各グループ $((RG_1), (RG_2) \dots (RG_n))$ 及び $((LG_1), (LG_2) \dots (LG_n))$ 内の個数も i 個となって、右半分及び左半分の端子部 $((15r))$ 及び $((15l))$ の数も夫々 i 個となる。そして、例えば右半分の端子部 $15r_j (j=1, 2, \dots)$ に電位を供給することによって、 $i(n-1)+(2j-1)$ ドット目($n=1, 2, \dots$)のスタイラス電極(S)群が選択され、左半分の端子部 $15l_j$ に電位を供給することによって $i(n-1)+2j$ ドット目のスタイラス電極(S)群が選択される。

次に、制御電極 $((C_1), (C_2) \dots (C_{n-1}), (C_n))$ については、左右両側に存する夫々相対向する2つの制御電極 $((C_1), (C_2)), ((C_3), (C_4)) \dots ((C_{n-1}), (C_n))$ が第4層目において夫々1組となってグループ化されると共に、配線層 $((e_1), (e_2) \dots (e_n))$ で夫々相対向する2つの制御電極 $((C_1), (C_2)), ((C_3), (C_4)) \dots ((C_{n-1}), (C_n))$ が導通され、更に、第5層目(第14図参照)において各グループ単位に配線層 $((f_1), (f_2))$

…(17_a)を介して夫々の端子部(17₁),(17₂)…(17_n)に電気的に接続されて本例に係る静電記録ヘッド(A)のヘッド部(1)が構成される。

上記電極パターン(3)及び配線パターン(6)…(9)の形成は、通常のプリント基板の形成と同様に行なうことができる。即ち片面あるいは両面銅張りの絶縁基板にスルーホールを形成したのち、めっきを施してスルーホール間を導通させ、次いで銅張りと同めっき層をフォトリソグラフィ技術でパターンニングして形成される。そして、電極パターン(3)及び配線パターン(6)…(9)が形成された第1…第4の基板(2a)…(2d)を積層して本例に係る静電記録ヘッド(A)のヘッド部(1)を得る。

次に、この静電記録ヘッド(A)による記録媒体への書込み原理を第16図及び第17図に基いて概略的に説明する。

(21)は記録媒体を示し、基本的には第16図に示すように、絶縁性ベース(22)上に導電層(23)及び誘電体層(24)が順次積層されてなる。そして、第17図に示すように、圧着ローラ(25)に対向して記

録媒体(21)の片面に静電記録ヘッド(A)のヘッド部(1)が接するように配置して、第16図に示すように、記録情報に応じて選択された書込み電圧パルスである例えばプラスの電圧パルス(P₁)が印加されるスタイラス電極(S)と、マイナスの電圧パルス(P₂)が印加される制御電極(C)の間に記録媒体(21)の誘電体層(24)及び導電層(23)を介して第16図に示すような等価回路が形成されて、スタイラス電極(S)と誘電体層(24)の間に放電が起き、気体イオンが誘電体層(24)上に残る。あるいはスタイラス電極(S)により誘電体層(24)に充電が行なわれる。しかして、本例の静電記録ヘッド(A)においては、各々8ドットのスタイラス電極群に対し、その両側に存する4つの制御電極が起動される。即ち、第4図において例えば1～8ドットのスタイラス電極(S₁),(S₂)…(S₈)のいずれか、例えばグループ(LG₁)内における6ドット目のスタイラス電極(S₆)に例えばプラスの電圧パルスを印加する場合、その両側にある4つの制御電極(C₁)…(C₄)に端子部(17₁)及び(17₂)

を介してマイナスの電圧パルスが印加される。このとき、上記スタイラス電極(S₆)への電位供給は、左半分の3番目の端子部(15_{L3})を介して行なわれるため、同系列のスタイラス電極、即ち右半分の他のグループ(LG₂),(LG₃)…(LG₈)における3番目のスタイラス電極(S)即ち、8(n-1)+6ドット目のスタイラス電極(S)にもプラスの電圧パルスが印加されて、所謂半選択状態となるが、この半選択状態では放電せず、選択状態のスタイラス電極(S₆)のみが放電するように4つの制御電極(C₁)…(C₄)への電位印加により調整される。また、9～16ドットのスタイラス電極(S₉),(S₁₀)…(S₁₆)のいずれか、例えばグループ(RG₁)内における11ドット目のスタイラス電極(S₁₁)にプラスの電圧パルスを右半分の端子部(15_{R6})を介して印加する場合は、その両側に存する4つの制御電極(C₁)…(C₄)に端子部(17₁)及び(17₂)を介してマイナスの電圧パルスが印加される。特に本例では、奇数ドットと偶数ドットとが千鳥状に配列されているため、奇数ドットと偶数ドットの夫

々の書込みタイミングを回路上で補正して、記録媒体(21)への書込み時、奇数ドット及び偶数ドットが一線上に並ぶようになる。

上述の如く、本例によれば、静電記録ヘッド(A)を4枚の基板(2a)…(2d)を積層して構成すると共に、スタイラス電極(S)と制御電極(C)からなる電極パターン(3)を第1の基板(2a)上の第1層目に形成し、スタイラス電極(S)の端子部((15_{r1}),(15_{r2})…(15_{rn}))及び((15_{L1}),(15_{L2})…(15_{Ln}))と制御電極(C)の端子部(17₁),(17₂)…(17_n)からなる配線パターン(9)を第4の基板(2d)裏面の第5層目に形成し、更に電極パターン(3)と端子部((15_{r1}),(15_{r2})…(15_{rn})及び(15_{L1}),(15_{L2})…(15_{Ln}))と(17₁),(17₂)…(17_n)とを電気的に接続する配線パターン(6),(7),(8)を4枚の基板(2a)…(2d)間の第2層目、第3層目及び第4層目に積層形成するようにしたので、静電記録ヘッド(A)を例えば通常のガラスエポキシ樹脂製多層基板の製造工程を用いて容易に作成することができ、従来のものと

比して、薄型・軽量化並びに高生産性・低コスト化を図ることができる。従って、本例の静電記録ヘッド(A)を一般のプリンタ用及びコピー機用の記録ヘッドとして使用することが可能となる。

また、スタイラス電極(S)と制御電極(C)を電極パターン(3)として同一基板(2a)上に形成できるため、スタイラス電極(S)と制御電極(C)の相対的位置精度が向上し、記録媒体(21)への書込み後、可視像に転写した際の画質を向上させることができる。特に、スタイラス電極(S)及び制御電極(C)のパターン寸法はフォトリソットの精度即ちフォトリソグラフィの精度で決まるため、非常に精度良く形成することができる。

また、スタイラス電極(S)の配列パターンを千鳥状としたので、各ドット間がファインピッチ化されて、記録媒体(21)への書込み後、各ドット間に空隙が形成されるということがない。従って、例えば直線等を書込んだ場合、破線状とはならず、連続した直線が得られる。

また、上記4枚の基板(2a)・・・(2d)をポリイミ

ドフィルムなどのフレキシブル基板とすれば、上面が湾曲形状とされたヘッドベースに沿わせることで、記録媒体(21)との当接が容易になる。

また、本例に係る静電記録ヘッド(A)は、上記基板(ガラスエポキシ樹脂製基板やポリイミドフィルムなどのフレキシブル基板)を利用する以外にも作成可能である。例えばセラミックの薄い板を上述と同様に多層に重ね、電極パターン(3)及び配線パターン(6)・・・(9)はタングステン、モリブデンマンガンなどで厚膜印刷し、各層をスルーホールで結ぶという方法が考えられる。このセラミックを利用すれば、ヘッド面を研磨できるため、平面度の高いヘッドを作成することができる。また、セラミックにより構成されたヘッドはガラスエポキシ樹脂製基板やポリイミドフィルム等のフレキシブル基板で構成されたヘッドと比べ耐摩耗性に優れる。但し、電極パターン(3)及び配線パターン(6)・・・(9)を形成する手段である厚膜印刷は、フォトリソグラフィに比べ比較的パターンピッチが粗いものとなるため、例えば2〜3ドット/■

で600■長(A1対応)程度の大型ヘッドに用いて好適となる。

また、本例に係る静電記録ヘッド(A)は、多層基板で形成されるため、ドライブ回路基板との接続が容易であり、ドライブ回路基板との一体化(多層構造での一体化)も可能である。

上記本例に係る静電記録ヘッド(A)は、一般のプリンタ用の記録ヘッドのほか、電子黒板機能と静電書込みによる表示機能をもたせた表示機能付電子黒板の静電記録ヘッドとして適用することもできる。

第18図は、その表示機能付電子黒板(B)を示す構成図である。この図において、(31)は記録媒体を示し、送りモータ(32)及び駆動ローラ(33)を介してエンドレスで移送される。エンドレスに配された記録媒体(31)の裏側には、圧着ローラ(34)と対向して本例に係る静電記録ヘッド(A)が配置され、静電記録ヘッド(A)のヘッド面(ヘッド部(1))が記録媒体(31)の表面に接するようになされる。また、記録媒体(31)の裏側には、このヘ

ッド(A)のほか、AC除電器(35)とクリーニングブレード(36)とレンズ系(37)を備えたCCDラインセンサ(38)と反射ミラー(39)が配され、トナーを供給する現像器(40)が記録媒体(31)の下方に設けられる。また、ヘッド(A)の後段には、ドライブ回路(41)を介して原稿読取り装置(42)が接続される。

そして、この表示機能付電子黒板(B)を使用するときは、例えば、会議などで予め配布される議事原稿等を原稿読取り装置(42)で読取ったのち、その記録情報に応じた信号をドライブ回路(41)を介してヘッド(A)に供給して該ヘッド(A)により記録媒体(31)表面に静電潜像を記録し、記録媒体(31)の移送途上で現像器(40)よりのトナーが帯電部分に付着して原稿を拡大したかたちの可視像を表示する。その後、例えば説明者が会議の進行に従って傍聴者の理解を助けるために、電子黒板(B)に表示された原稿にフェルトペン等で、書込みを行なったのち、その記録を議事録として残す場合、記録媒体(31)に書込まれた情報(原稿

も含む)を記録媒体(31)の裏側において反射ミラー(39)を介してCCDラインセンサ(38)で読取る。そして、後段のコピー機(図示せず)でコピーされる。CCDラインセンサ(38)による読取り完了と同時に又はその後、同じく記録媒体(31)の裏側においてクリーニングブレード(36)によってトナー及びフェルトペン等で書かれたインク等がふき取られ、次いでAC除電器(35)で記録媒体(31)内の帯電が取除かれる。このように、本例に係る静電記録ヘッド(A)は、一般のプリンタ用及びコピー機用の記録ヘッドのほか、この第18図に示す表示機能付電子黒板(B)の記録ヘッドとしても使用でき、その適用範囲は広い。

尚、上記実施例は、静電記録ヘッド(A)を構成する多層基板の最下面(図示の例では第4の基板(2d)の裏面に形成した第5層目)において、スタイラス電極(S)の端子部(15)と制御電極(C)の端子部(17)を形成したが、各電極(S)及び(C)の数などを考慮して途中の層から端子部(15)及び(17)を夫々導出させるようにしてもよい。

3層目の配線パターンを示す平面図、第9図は第8図におけるC-C線上の断面図、第10図は第8図におけるD-D線上の断面図、第11図は第4層目の配線パターンを示す平面図、第12図は第11図におけるE-E線上の断面図、第13図は第11図におけるF-F線上の断面図、第14図は第5層目の配線パターンを示す平面図、第15図は第14図におけるG-G線上の断面図、第16図は静電記録ヘッドの動作原理を示す等価回路図、第17図は静電記録ヘッドと記録媒体の位置関係を示す説明図、第18図は表示機能付電子黒板を示す構成図、第19図は従来例に係る静電記録ヘッドを示す構成図である。

(A)は静電記録ヘッド、(S)はスタイラス電極、(C)は制御電極、(I)はヘッド部、

(2a)は第1の基板、(3)は電極パターン、 $(S_1), (S_2) \dots (S_{2n-1}), (S_{2n})$ はスタイラス電極、 $(C_1), (C_2) \dots (C_{2n-1}), (C_{2n})$ は制御電極、 $(ha_1), (ha_2) \dots (ha_{2n-1}), (ha_{2n})$ 及び $(hb_1), (hb_2) \dots (hb_{2n-1}), (hb_{2n})$ はスルーホール、 $(la_1),$

(発明の効果)

本発明に係る静電記録ヘッドは、複数のスタイラス電極と複数の制御電極よりなる電極パターンと、該電極パターンと外部端子とを電氣的に接続する配線パターンとを多層に重ねて立体的に形成すると共に、上記電極パターン及び各層間の配線パターンをスルーホールを介して接続して構成するようにしたので、静電記録ヘッドの薄型・軽量化並びに高生産性・低コスト化が図れ、しかも、スタイラス電極と制御電極の相対的位置精度の向上が図れるため、記録媒体に転写される画質を向上させることができる。

図面の簡単な説明

第1図は本実施例に係る静電記録ヘッドの構成を示す斜視図、第2図はその断面図、第3図は本実施例に係るヘッド部を示す分解斜視図、第4図は第1層目の電極パターンを示す平面図、第5図は第4図におけるA-A線上の断面図、第6図は第2層目の配線パターンを示す平面図、第7図は第6図におけるB-B線上の断面図、第8図は第

$(la_2) \dots (la_{2n-1}), (la_{2n})$ 及び $(lb_1), (lb_2) \dots (lb_{2n-1}), (lb_{2n})$ は配線層、 $(RG_1), (RG_2) \dots (RG_n)$ 及び $(LG_1), (LG_2) \dots (LG_n)$ はグ

ループ、(10)はNiメッキ、(11)はフォトレジスト、(2b)は第2の基板、(6)は配線パターン、 $(12r_1), (12r_2) \dots (12r_n)$ 及び $(12l_1), (12l_2) \dots (12l_n)$ は受部、 $(hcr_1), (hcr_2) \dots (hcr_n)$ 及び $(hcl_1), (hcl_2) \dots (hcl_n)$ はスルーホール、 $(lcr_1), (lcr_2) \dots (lcr_n)$ 及び $(lcl_1), (lcl_2) \dots (lcl_n)$ は配線層、 $(hd_1), (hd_2) \dots (hd_{2n-1}), (hd_{2n})$ はスルーホール、

(2c)は第3の基板、(7)は配線パターン、 $(13r_1), (13r_2) \dots (13r_n)$ 及び $(13l_1), (13l_2) \dots (13l_n)$ は受部、 $(her_1), (her_2) \dots (her_n)$ 及び $(hel_1), (hel_2) \dots (hel_n)$ はスルーホール、 $(ldr_1), (ldr_2) \dots (ldr_n)$ 及び $(ldl_1), (ldl_2) \dots (ldl_n)$ は配線層、 $(hf_1), (hf_2) \dots (hf_{2n-1}), (hf_{2n})$ はスルーホール、




(2d)は第4の基板、(8)は配線パターン、 $(14_1), (14_2) \dots (14_n)$ は受部、 $(hg_1), (hg_2) \dots (hg_n)$



はスルーホール、 $(hhr_1), (hhr_2) \dots (hhr_n)$
及び $(hh l_1), (hh l_2) \dots (hh l_n)$ はスルーホール、 $(le_1), (le_2) \dots (le_m)$ は配線層、

(9)は配線パターン、 $(15r_1), (15r_2) \dots (15r_n)$
及び $(15l_1), (15l_2) \dots (15l_n)$ は端子部、
(17₁), (17₂) \dots (17_n)は端子部、(21)は記録媒体、
(22)は絶縁性ベース、(23)は導電層、(24)は誘電体層、
(25)は圧着ローラ、


(B)は表示機能付電子黒板、(31)は記録媒体、
(40)は現像器、(41)はドライブ回路、(42)は原稿読取り装置である。

代理人 松隈秀盛








第4図におけるA-A線上の断面図
第5図




第1層目の電極パターンを示す平面図
第4図




第6図におけるB-B線上の断面図
第7図




第2層目の電極パターンを示す平面図
第8図




第3層目の配線パターンを示す平面図
第8図




第8図におけるC-C線上の断面図
第9図




第8図におけるD-D線上の断面図
第10図





第4層目の配線パターンを示す平面図
第11図



第11図におけるE-E線上の断面図
第12図




第11図におけるF-F線上の断面図
第13図




第14図におけるG-G線上の断面図

第15図




第5層目の配線パターンレイアウト平面図

第14図



記録ヘッドの動作原理を示す等価回路図


第16図



記録ヘッドと記録媒体の位置関係を示す説明図

第17図

B 表示機能付電子黒板




表示機能付電子黒板を示す構成図

第18図

手続補正書

平成 2 年 25 日

特許庁長官 吉 田 文 毅 殿



従来例も示す構成図
第19図

1. 事件の表示

平成 1 年 特 許 願 第 2 8 3 3 0 6 号

2. 発明の名称

静電記録ヘッド

3. 補正をする者

事件との関係 特許出願人

住 所 東京都品川区北品川 6 丁目 7 番 3 5 号

名 称 (218) ソ ニ ー 株 式 会 社

代表取締役 大 賀 典 雄

4. 代 理 人

住 所 東京都新宿区西新宿 1 丁目 8 番 1 号
TEL 03-343-5821 (新宿ビル)

氏 名 (8088) 弁 理 士 松 隈 秀 盛

5. 補正命令の日付 平成 年 月 日

6. 補正により増加する請求項の数

7. 補正の対象 明細書の発明の詳細な説明の欄

8. 補正の内容

2. 6. 26
出 願 課

- (1) 明細書中、第 4 頁 1 行～2 行、第 5 頁 11 行及び第 23 頁 9 行の「可視像に転写した際」を「現像して可視像とした際」に訂正する。
- (2) 同、第 21 頁 4 行「右半分」を「左半分」に訂正する。
- (3) 同、同頁 7 行～11 行「プラスの電圧パルスが……調整される。」を「プラスの電圧パルスが印加される。」に訂正する。
- (4) 同、第 23 頁 3 行及び 4 行「一般の……可能となる。」を「静電プリンタ用の記録ヘッドとして広く使用することが可能となる。」に訂正する。
- (5) 同、同頁 15 行及び 16 行「各ドット間が……されて、」を削除する。
- (6) 同、第 24 頁 下から 6 行「エポキシ樹脂」を「エポキシ樹脂」に訂正する。
- (7) 同、第 28 頁 11 行「転写される」を「出力される」に訂正する。

以 上